Event at a glance

Who it is for

FPGA-инженеры, RTL-дизайнеры, инженеры по верификации, инженеры-аппаратчики

Main topics

FPGA, RTL development, synthesis, verification, SystemVerilog, SystemRDL, Edge AI, documentation

What you will gain

понять синтезируемый SystemVerilog, использовать SystemRDL для проектирования регистров, автоматизировать генерацию документации, реализовать Edge AI на FPGA, применять LLM для анализа сигналов

Program format

глубокие технические доклады, производственные кейсы